94 行
12 KiB
JSON
94 行
12 KiB
JSON
{
|
||
"_readme": "PhoneRail-R2（刀片式）工程的 UUID 缓存。方案见 D:/DCDC/刀片式方案规划-R2.md。R1 的工程（五路手机直供电源板 / 1e5745f4caff4b15a921694d2fd912e4）保留不动。",
|
||
"_created": "2026-09-08 (M1)",
|
||
"project": {
|
||
"uuid": "05a65c22f14846b8b95360ef8d3c1e2e",
|
||
"friendlyName": "PhoneRail-R2",
|
||
"teamUuid": "543725e8f0454017a5691e7e570aeef6"
|
||
},
|
||
"r1_project": {
|
||
"uuid": "1e5745f4caff4b15a921694d2fd912e4",
|
||
"friendlyName": "五路手机直供电源板",
|
||
"note": "只读参照，不许改"
|
||
},
|
||
"boards": {
|
||
"BLADE": {
|
||
"_desc": "刀片（每台手机一片，5 片相同）98x76 4层（硬上限 98x98）。⚠ 2026-09-08 起 5 页：B3 拆成 B3-PHONE / B3B-USB",
|
||
"schematic": {
|
||
"uuid": "ec5f3ca5108b618d",
|
||
"name": "r2-blade"
|
||
},
|
||
"pcb": {
|
||
"uuid": "3b9c4e39c8d164db",
|
||
"name": "BLADE-PCB",
|
||
"note": "M4 开工。板边 = 封装的 y=0，手指朝 +Y（板内）。"
|
||
},
|
||
"pages": {
|
||
"B1-POWER": "5338949298dcff35",
|
||
"B2-CTRL": "4f458d678c50f7a4",
|
||
"B3-PHONE": "cf32a688430fc2d1",
|
||
"B4-EDGE": "c8f10dbd1286853b",
|
||
"B3B-USB": "4ce5bfe35e90e560"
|
||
}
|
||
},
|
||
"BASE": {
|
||
"_desc": "底板（背板）110x125 2层。⚠ 2026-09-08 起 7 页：A5 拆成 A5-SLOTS(槽1~3) / A5B-SLOTS(槽4~5 + 5 个 D± 退路座)",
|
||
"schematic": {
|
||
"uuid": "372e2399adb7a6db",
|
||
"name": "r2-base"
|
||
},
|
||
"pcb": {
|
||
"uuid": "7b9524b6aaf6f235",
|
||
"name": "BASE-PCB"
|
||
},
|
||
"pages": {
|
||
"A1-INPUT": "9d86e72abb1a6571",
|
||
"A2-AUX": "3361444ab04474c5",
|
||
"A3-CTRL": "38327f806bc13133",
|
||
"A4-HUB": "09d583ff95cd35d9",
|
||
"A5-SLOTS": "2c73c5bf77f34053",
|
||
"A6-FAN": "68c9ffaa578572d3",
|
||
"A5B-SLOTS": "e493f8bce3a51aae",
|
||
"A1B-PD": "602ac9904a220348"
|
||
}
|
||
}
|
||
},
|
||
"page_contents": {
|
||
"B1-POWER": "✅ 已画完（2026-09-08）。12V入口 F1 2A慢断保险(F1206SB2000V063TM / C310998) + D1 TVS -> U1 TPS54622 -> L1 -> Cout -> R1/R2/R7 分压注入 + R8/C12 DAC低通 -> U2 TPS25940A eFuse -> Rs1 5mR + U3 INA226 -> VO_P；Q1 反相 + Q2 放电 + R19 10R 互锁。版图搬自 R1 的 P2-CHANNEL。42 件 / 218 导线段 / 31 旗 / 13 端口；verify_sch 六项全过、port_audit 可疑 0。 ✅ **T7 已结（2026-09-08）**：F1 从同封装的 10A 占位件 C310989 换成 **F1206SB2000V063TM（C310998）** —— AEM SB 系列 = Slow Blow，1206/63V/分断 50A/熔断 I²t 0.63。根因是「lib_Device.search 只回 38 条」这句经验错了：它能翻页（itemsOfPage/page）。⚠ 刀片满载 1.45A = 额定的 73%，压在「连续 ≤75%」的降额线上；无故熔断就换 F1206SB2500V032TM（C310999），同封装、改一个常量。",
|
||
"B2-CTRL": "✅ 已画完（2026-09-08）。U4 PCA9555(0x20) + 侧键 MOS ×3(Q3~Q5 + 1k/100k) + 本槽 I²C 4.7k 上拉(R40/R41) + C40 去耦。13 件 / 55 段 / 13 旗 / 20 端口，六项全过、port_audit 可疑 0。⚠ D11b：DAC63204 已挪到底板（2 颗喂 5 路），本页不再有 DAC，位号顺移 PCA9555 U5→U4。",
|
||
"B3-PHONE": "✅ 已画完（2026-09-08）。J5 电池排线 4 焊盘(P+/P−/TEMP/ID) + R60 10k/R61 68k + C60~C65 阻尼组(2200µF+100µF×2+22µF×2+100nF) 挂 VO_P + K1~K3 侧键中框焊盘(KPAD_*) + K4 公共地 + EDL(J3 A1251-2P + U6 TS5A3157 + R63 100k 下拉 + C69)。17 件，六项全过、port_audit 可疑 0。⚠ C60 是电解，rot 语义与 R1 相反，脚本里按脚号断言。",
|
||
"B4-EDGE": "✅ 已画完（2026-09-08，M2 收口）。J1 = PCIE-X4-EDGE-64P（个人库自建，符号借 Samtec PCIE-064-02-F-D-TH 的 64 脚，脚号就是 A1~A32/B1~B32）+ J2 = A1251WV-S-4P D± 退路座。64 针 = 19 有名信号 + 39 地 + 6 悬空。2 件 / 85 段 / 7 旗 / 15 端口，六项全过、可疑 0、交叉 0。⚠ T4 揪出方案文档 §5.2 两处记忆错：B3 是 +12V 不是 RSVD（误插真 PC 会把 12V 灌进 +5V 轨），B12 是 CLKREQ# 不是 RSVD ⇒ +5V 改挂 A19/A32（每版 CEM 都是 RSVD）。VDAC 定在 A16（上下 A15/A17 都是地）。PRSNT# 用 A1↔B31（x4 全长在位），它在刀片上没有对端，已进 xpage 的 NAMING_ONLY。✅ 金手指封装已建（2026-09-08，M4a）：EDGE-64P-P1.00_PCIE-X4-GF，见 footprints 段。",
|
||
"A1-INPUT": "✅ 已画完（2026-09-08，M3a）。搬 R1 的 P1-INPUT（9a6096762e036e23），删掉 3V3 Buck 那 8 件。J1 DC-005 + F1 12A(C310990) + Q1 AO4407 反接 + DZ1/R1/C1 栅极 RC 缓启动 + D1 SMBJ13A TVS + C2/C3 470µF + C4/C5 10µF + C6 100nF 储能 + Rs6 5mΩ + U13 INA226(0x43, 挂 I2C 主干不经 mux) + U29 TL431 泄放(R4/R5/R6/Q3/R9A~E 5×2Ω=10Ω/10W) + C11。25 件 / 101 段 / 18 旗 / 10 端口，六项全过、可疑 0、交叉 0。⚠ 入口链三个节点已起名 VIN_RAW / VIN_FUSED / VIN_SW（R1 上是无名网，PCB 侧只能按 $1N… 认；这一段过 9A 要铺铜 + 断面校核）。SDA/SCL/INA_ALERT 的对端在还没画的 A3-CTRL。",
|
||
"A2-AUX": "✅ 已画完（2026-09-08，M3b）。两块都从 R1 整块搬来：3V3 块（U19/C7/C8/C9/C10/L2/R2/R3，来自 P1-INPUT，上移 230）+ 5V 块（U30/C731~C735/L3/R706/R707，来自 P1B-5V 整页，下移 110）。17 件 / 56 段 / 15 旗 / 8 端口，六项全过、可疑 0。⚠ 端口 BST 改名 BST3V3（两个 Buck 同页，不加后缀早晚被隔壁那颗的自举节点撞上）。⚠ 修了两处叠字：C733「100nF」压 U30 位号（渲染成 100uF0）、C7「2.2uF」被 BST3V3 标签划穿。保留 5V 块里两处从 R1 带来的交叉（放大确认无节点圆点，不会误读；消不掉，见方案 §19.3）。U31 AMS1117-3.3 不在本页，在 A4-HUB。",
|
||
"A3-CTRL": "U20 ESP32-S3-WROOM-1 + J33 5P 应急口(GND/TXD0/RXD0/EN/IO0) + U35 TCA9548A + I2C 上拉；J22 已删(D13)。⚠ D11b 新增：U6/U7 两颗 DAC63204(0x4A/0x4B) 喂 5 路 VDAC，挂主干总线不经 mux；INT# 的 10k 上拉一颗（五槽 wire-OR）。",
|
||
"A4-HUB": "✅ 已画完（2026-09-08，M3d）。R1 载板 C2-HUB 整页原样搬（OFF=(0,0)）+ 三处改动：① 新增 U31 AMS1117-3.3 + C752 10µF + C753 100nF + C737 22µF 固态钽 → +3V3_HUB（与 +3V3 是两条轨，只共地）；② 启用第 6 个下行口 USB6_DP/DM → A3 的 ESP32 原生 USB（D13）；③ HUB_RST 保留 R716 10k 上拉到 +3V3_HUB（保命，见方案 §8.2）。31 件 / 123 段 / 16 旗 / 61 端口，六项全过、交叉 0。✅ **T6 已结**：DS00001598C p.20 Table 7-1 的 0Ah/0Bh 端口禁用默认 00h ⇒ CFG_SEL=110 下七个口全开，第 6 口**不用改 strap，只要连线**（方案 §8.2 表第 6 条的问法反了）。口 7 全开但悬空是故意的（§21.6b）。⚠ 三处只有人眼截图才看得出来的排版问题已修：(a) VBUS_UP 分压 R721/R722 + UP_VBUS_DET 端口从 R1 带过来正好**落进 A4 标题栏**（x>455 且 y<192），整块平移 +380；(b) C737 钽电容的 rot 语义与假设相反 —— 实测 rot0 才是 1 脚(正)朝上、跨距 ±20 不是 ±15；(c) U31 说明文字被 R1 带来的地旗 (60,270) 压穿，挪到 x=100 / y246~300 并降到字号 9（全页扫过，字号 10 的四行放不下）。",
|
||
"A5-SLOTS": "✅ 已画完（2026-09-08，M3e）。J34~J36 = 槽 1~3，PCIE-064-02-F-D-TH（与刀片 J1 同一个符号）。针位直接 `from b4_edge import PIN_NET`，不抄第二份，逐脚加槽号后缀。3 件 / 195 段 / 24 旗 / 30 端口，六项全过、交叉 0。⚠ **唯一一处故意不镜像刀片：PRSNT#**。底板是主板侧 ⇒ A1 = GND、B31 = PRSNT{n}#（上拉与读取都在 A3）；刀片上 A1↔B31 才是那段短接线，插上才把 B31 拉到地。若底板也并成一个网，回路里一个对地通路都没有 ⇒ **插不插都读「未插入」，而 DRC/ERC/几何验证/跨页对账四道全过**。✅ T8 已结（2026-09-08）：换成 SOFNG PCIE-64P11L（C19188869），PC 标准 x4 64PIN。⚠ 它的**脚号是 1~64**（脚名才是 A1~B32）+ 多一根 65 屏蔽脚（接到 A1 的地短线上），引脚相对坐标与刀片金手指完全一致 ⇒ 版图没动，只加了 slot_pin() 换算层。⛔ 贴片立式，保持力只靠焊盘剪切 —— M4 必须给刀片另加固定件。",
|
||
"A6-FAN": "✅ 已画完（2026-09-08，M3f）。风扇块 24 件从 R1 P6-FAN-EDL 原样搬（拓扑一字不改，版图重排）+ NTC 块 6 件从 R1 P3-CONTROL 搬来（上臂改号 R618/R619 → R660/R661，滤波 C613/C614 → C736/C739）。30 件 / 73 段 / 26 旗 / 11 端口，六项全过、交叉 0。⚠ Q7/Q9/Q10 在 R1 上是 mirror=True 放的，而 schcheck.place() 不支持镜像 ⇒ 改用 rot180，代价是 Q9/Q10 变成**地旗在上、+3V3 上拉旗在下**（全页唯一一处违反「电源在上、地在下」，电气一致）。靠 topo_check() 兜底：把 R1 dump 和本页各自按几何反推网表、逐个「位号.脚号」比对分组，不看坐标也不看网名。⚠ RT601 的型号文字「NCP18XH103F03RB」约 65 单位宽，原来 60 的间距正好压住 C736 的值（同 A2-AUX 的 100uF0），C736/C739 已右移到 +100。⚠ 首板只装一只风扇时，空着那一路 TACH 恒低或恒高、**都是 0 脉冲** ⇒ 固件必须按配置屏蔽，否则一直报「风扇停转」。",
|
||
"B3B-USB": "✅ 已画完（2026-09-08，新增页）。J4 BM24-50DS 尾插座（脚号→网络照抄 R1 的 J71，脚本每次和 C5-J1401A 逐脚对账）+ U7 USBLC6 D± ESD + R64 56k Rp(CC1→VBUS) + R65 100k 口温 + U5 TPS22918 + C66/C67/C68 + R62 100k ON 下拉。9 件，六项全过。⚠ TPS22918 的 rot270 语义与 R1 C3-USB 相反（本页实测表在脚本里）。",
|
||
"A5B-SLOTS": "✅ 已画完（2026-09-08，M3e，**新开的第七页**）。J37/J38 = 槽 4~5 + J39~J43 = 5 个 D± 退路座（D12，逐槽镜像刀片 J2）。7 件 / 170 段 / 26 旗 / 35 端口，六项全过、交叉 0。画法全部 import 自 a5_slots，只给坐标和文字。⚠ 为什么拆页：每槽 64 针两排同高 pitch 10 ⇒ 引脚跨度 310，压到最紧每槽净宽仍要 355，5 槽 = 1815 ≫ 页面可用 1125；排两行则 820 > 802 且下面那行必然压进标题栏。⚠ 底部那行长注释原来从五个退路座的 GND 旗标签中间穿过去（同 A2-AUX 叠字），已拆成四行挪到右侧空白。"
|
||
},
|
||
"cleanup_todo": [
|
||
"PhoneRail-R2b (ab94ce71a50b48348f845017fb57d557) 是试参数时误建的空工程，API 无删除接口，请在工程树右键删除",
|
||
"M4 刀片 PCB：金手指到 J2（D± 退路座）之间要留一段带丝印的割断位（D12），否则两条路并联 = 长残桩。",
|
||
"下单时另外说明：金手指区**钢网不开口**（封装里的助焊扩展被客户端夹到 -0.035mm，关不死）。"
|
||
],
|
||
"nets_B1": {
|
||
"_note": "B1-POWER 的跨页网络（对端在括号里）",
|
||
"+12V": "IN，来自 B4-EDGE 金手指",
|
||
"+12V_F": "刀片内部 12V 轨（F1 之后），本页电源旗",
|
||
"+3V3 / GND": "来自 B4-EDGE",
|
||
"VDAC": "IN，D11b 起来自 B4-EDGE 金手指（底板 DAC63204），不再来自 B2-CTRL",
|
||
"EFUSE_EN": "IN，来自 B4-EDGE（直连底板 ESP32 GPIO，不经 PCA9555）",
|
||
"EFUSE_FLT / EFUSE_PG / BUCK_PG / INA_ALERT": "OUT，去 B2-CTRL 的 PCA9555 输入",
|
||
"SDA / SCL": "BI，去 B4-EDGE",
|
||
"VO_P": "OUT，去 B3-PHONE（P+/P- 焊盘 + C801 阻尼组）"
|
||
},
|
||
"footprints": {
|
||
"EDGE-64P-P1.00_PCIE-X4-GF": {
|
||
"uuid": "569096fb8fed4743b85c69f4b6581ead",
|
||
"libraryUuid": "543725e8f0454017a5691e7e570aeef6",
|
||
"note": "M4a 自建，脚本 .claude/r2/fp_edge.py（几何唯一事实来源）。64 指 / 1.0 pitch / 0.7 宽 / 长指 4.3 / 指尖离板边 1.3 / A1,B31 短指 3.2（PRSNT# 最后接触）。A 排=底层 B 排=顶层。缺口画在板框层(11)：4 段直线 + 12 段折线半圆，两个端点落在 y=0 的板边上 ⇒ 刀片外框底边必须在 x=-6.3 / -3.7 断开（2026-09-11 晚缺口 1.9 → 1.6，原为 -6.45 / -3.55）。工程库副本 a1ad3deadadbf758 @ 05a65c22f14846b8b95360ef8d3c1e2e（J1 实例引用它）。已挂到器件 PCIE-X4-EDGE-64P，addIntoBom 已改 false。"
|
||
}
|
||
}
|
||
}
|