- 规则:铜层 2→4,差分 0.28/0.18,间距 0.15,过孔 0.3/0.2(rules_base) - 几何:98×98 板框 + 4×M3,槽阵居中,L1 12V 大铜 + 指头(pcb_base) - 摆位:五插槽留 L1,其余 133 件翻到 L4;背面镜像规则实测;Hub 放走廊 2、 东移 2.5 mm;扇出圈 / 小件间距 1.5(去耦例外)/ 9 A 过孔阵禁区(place_base) - 叠层按用户决定改为 L1 槽面 / L2 整层 +3V3 / L3 整层 GND / L4 器件面 - 布线:D± 七对按构造布通(USB3 掉头、USB1/2 北去掉头、USB4/5 东绕、 J23 桥),+3V3 / GND / +12V 平面网每脚一孔,0.125 网格 + PathFinder 开关(route_base、remote_route.ps1);剩 37 个网待手工补 - 铺铜:4 层重写,入口链自南向北切段 + 断面校核(pour_base); 已下发布线 / 缝合孔 / 铜面轮廓,填铜未成功(待查) - 工具:plot_base / plot_routes / shot_base,board_check 通孔两层都算 Co-Authored-By: Claude Opus 5 <[email protected]> Claude-Session: https://claude.ai/code/session_0168Bu6SEx3cXXCJLkdnE6zB
32 行
1.0 KiB
Plaintext
32 行
1.0 KiB
Plaintext
{'lines': 712, 'vias': 452}
|
||
GND 缝合过孔 182 个(5 mm 网格)
|
||
{'deleted': 0, 'made': 182, 'now': 182}
|
||
(用缓存 _blade_routes.json)
|
||
导线 714 段 / 总长 2341.4 mm / 过孔 289
|
||
涉及 56 个网络
|
||
[!] 16 条没搞定:
|
||
EFUSE_PG: U2.2 出不来
|
||
$1N147: U2.15 出不来
|
||
$1N165: R16.1 没布通
|
||
$1N156: U2.17 没布通
|
||
VDAC: J1.launch 出不来
|
||
USB_DM: J1.launch 出不来
|
||
[连通性] VO: 铜分成 2 块
|
||
[连通性] VO: 铜分成 2 块
|
||
[连通性] +3V3: 铜分成 3 块
|
||
[连通性] VBUS: 铜分成 2 块
|
||
[连通性] VDAC: R8.2 一根铜都没有
|
||
[连通性] SDA: 铜分成 2 块
|
||
[连通性] $1N147: U2.15 一根铜都没有
|
||
[连通性] $1N156: R11.1 U2.17 一根铜都没有
|
||
[连通性] EFUSE_PG: U2.2 一根铜都没有
|
||
[连通性] $1N165: R16.1 一根铜都没有
|
||
下发 120 段 / 289 过孔
|
||
下发 120 段 / 0 过孔
|
||
下发 120 段 / 0 过孔
|
||
下发 120 段 / 0 过孔
|
||
下发 120 段 / 0 过孔
|
||
下发 114 段 / 0 过孔
|
||
共 714 段
|
||
exit 0
|