zouyang/phonerail
1
0
派生 0
代码 工单 合并请求 工作流 软件包 项目 发布 百科 活动

R2 底板改 4 层（D15）：规则 / 几何 / 背面摆位 / 4 层布线与铺铜，已下发

浏览代码 
- 规则：铜层 2→4，差分 0.28/0.18，间距 0.15，过孔 0.3/0.2（rules_base）
- 几何：98×98 板框 + 4×M3，槽阵居中，L1 12V 大铜 + 指头（pcb_base）
- 摆位：五插槽留 L1，其余 133 件翻到 L4；背面镜像规则实测；Hub 放走廊 2、
  东移 2.5 mm；扇出圈 / 小件间距 1.5（去耦例外）/ 9 A 过孔阵禁区（place_base）
- 叠层按用户决定改为 L1 槽面 / L2 整层 +3V3 / L3 整层 GND / L4 器件面
- 布线：D± 七对按构造布通（USB3 掉头、USB1/2 北去掉头、USB4/5 东绕、
  J23 桥），+3V3 / GND / +12V 平面网每脚一孔，0.125 网格 + PathFinder
  开关（route_base、remote_route.ps1）；剩 37 个网待手工补
- 铺铜：4 层重写，入口链自南向北切段 + 断面校核（pour_base）；
  已下发布线 / 缝合孔 / 铜面轮廓，填铜未成功（待查）
- 工具：plot_base / plot_routes / shot_base，board_check 通孔两层都算

Co-Authored-By: Claude Opus 5 <[email protected]>
Claude-Session: https://claude.ai/code/session_0168Bu6SEx3cXXCJLkdnE6zB
这个提交包含在：
zhou yang
2026-09-10 21:02:10 +08:00
共同撰写人 Claude Opus 5
父节点 18d3d69856
当前提交 efcba30a0c
共修改 280 个文件，包含 92007 行新增和 15053 行删除
下载 Patch 文件 下载 Diff 文件 展开所有文件 折叠所有文件
.claude/r2/_probe_out.json
+616
查看文件
@@ -0,0 +1,616 @@
{
"success": true,
"result": {
"UX1": {
"name": "TCA9548APWR",
"origin": [
300,
600
],
"mirror": false,
"pins": [
[
"1",
"A0",
-50,
55
],
[
"2",
"A1",
-50,
45
],
[
"3",
"RESET#",
-50,
35
],
[
"4",
"SD0",
-50,
25
],
[
"5",
"SC0",
-50,
15
],
[
"6",
"SD1",
-50,
5
],
[
"7",
"SC1",
-50,
-5
],
[
"8",
"SD2",
-50,
-15
],
[
"9",
"SC2",
-50,
-25
],
[
"10",
"SD3",
-50,
-35
],
[
"11",
"SC3",
-50,
-45
],
[
"12",
"GND",
-50,
-55
],
[
"13",
"SD4",
50,
-55
],
[
"14",
"SC4",
50,
-45
],
[
"15",
"SD5",
50,
-35
],
[
"16",
"SC5",
50,
-25
],
[
"17",
"SD6",
50,
-15
],
[
"18",
"SC6",
50,
-5
],
[
"19",
"SD7",
50,
5
],
[
"20",
"SC7",
50,
15
],
[
"21",
"A2",
50,
25
],
[
"22",
"SCL",
50,
35
],
[
"23",
"SDA",
50,
45
],
[
"24",
"VCC",
50,
55
]
]
},
"RTX": {
"name": "NCP18XH103F03RB",
"origin": [
600,
600
],
"mirror": false,
"pins": [
[
"2",
"2",
20,
0
],
[
"1",
"1",
-20,
0
]
]
},
"JX1": {
"name": "2.54mm 1*5P 直排针",
"origin": [
800,
600
],
"mirror": false,
"pins": [
[
"1",
"1",
-20,
20
],
[
"2",
"2",
-20,
10
],
[
"3",
"3",
-20,
0
],
[
"4",
"4",
-20,
-10
],
[
"5",
"5",
-20,
-20
]
]
},
"JX2": {
"name": "PCIE-064-02-F-D-TH",
"origin": [
1000,
600
],
"mirror": false,
"pins": [
[
"A1",
"A1",
-35,
155
],
[
"A2",
"A2",
-35,
145
],
[
"A3",
"A3",
-35,
135
],
[
"A4",
"A4",
-35,
125
],
[
"A5",
"A5",
-35,
115
],
[
"A6",
"A6",
-35,
105
],
[
"A7",
"A7",
-35,
95
],
[
"A8",
"A8",
-35,
85
],
[
"A9",
"A9",
-35,
75
],
[
"A10",
"A10",
-35,
65
],
[
"A11",
"A11",
-35,
55
],
[
"A12",
"A12",
-35,
45
],
[
"A13",
"A13",
-35,
35
],
[
"A14",
"A14",
-35,
25
],
[
"A15",
"A15",
-35,
15
],
[
"A16",
"A16",
-35,
5
],
[
"A17",
"A17",
-35,
-5
],
[
"A18",
"A18",
-35,
-15
],
[
"A19",
"A19",
-35,
-25
],
[
"A20",
"A20",
-35,
-35
],
[
"A21",
"A21",
-35,
-45
],
[
"A22",
"A22",
-35,
-55
],
[
"A23",
"A23",
-35,
-65
],
[
"A24",
"A24",
-35,
-75
],
[
"A25",
"A25",
-35,
-85
],
[
"A26",
"A26",
-35,
-95
],
[
"A27",
"A27",
-35,
-105
],
[
"A28",
"A28",
-35,
-115
],
[
"A29",
"A29",
-35,
-125
],
[
"A30",
"A30",
-35,
-135
],
[
"A31",
"A31",
-35,
-145
],
[
"A32",
"A32",
-35,
-155
],
[
"B1",
"B1",
35,
155
],
[
"B2",
"B2",
35,
145
],
[
"B3",
"B3",
35,
135
],
[
"B4",
"B4",
35,
125
],
[
"B5",
"B5",
35,
115
],
[
"B6",
"B6",
35,
105
],
[
"B7",
"B7",
35,
95
],
[
"B8",
"B8",
35,
85
],
[
"B9",
"B9",
35,
75
],
[
"B10",
"B10",
35,
65
],
[
"B11",
"B11",
35,
55
],
[
"B12",
"B12",
35,
45
],
[
"B13",
"B13",
35,
35
],
[
"B14",
"B14",
35,
25
],
[
"B15",
"B15",
35,
15
],
[
"B16",
"B16",
35,
5
],
[
"B17",
"B17",
35,
-5
],
[
"B18",
"B18",
35,
-15
],
[
"B19",
"B19",
35,
-25
],
[
"B20",
"B20",
35,
-35
],
[
"B21",
"B21",
35,
-45
],
[
"B22",
"B22",
35,
-55
],
[
"B23",
"B23",
35,
-65
],
[
"B24",
"B24",
35,
-75
],
[
"B25",
"B25",
35,
-85
],
[
"B26",
"B26",
35,
-95
],
[
"B27",
"B27",
35,
-105
],
[
"B28",
"B28",
35,
-115
],
[
"B29",
"B29",
35,
-125
],
[
"B30",
"B30",
35,
-135
],
[
"B31",
"B31",
35,
-145
],
[
"B32",
"B32",
35,
-155
]
]
}
},
"windowId": "f0e083ad-3d54-48a1-9f66-06208d0d8fed"
}