R2 底板改 4 层（D15）：规则 / 几何 / 背面摆位 / 4 层布线与铺铜，已下发

- 规则：铜层 2→4，差分 0.28/0.18，间距 0.15，过孔 0.3/0.2（rules_base） - 几何：98×98 板框 + 4×M3，槽阵居中，L1 12V 大铜 + 指头（pcb_base） - 摆位：五插槽留 L1，其余 133 件翻到 L4；背面镜像规则实测；Hub 放走廊 2、东移 2.5 mm；扇出圈 / 小件间距 1.5（去耦例外）/ 9 A 过孔阵禁区（place_base） - 叠层按用户决定改为 L1 槽面 / L2 整层 +3V3 / L3 整层 GND / L4 器件面 - 布线：D± 七对按构造布通（USB3 掉头、USB1/2 北去掉头、USB4/5 东绕、 J23 桥），+3V3 / GND / +12V 平面网每脚一孔，0.125 网格 + PathFinder 开关（route_base、remote_route.ps1）；剩 37 个网待手工补 - 铺铜：4 层重写，入口链自南向北切段 + 断面校核（pour_base）；已下发布线 / 缝合孔 / 铜面轮廓，填铜未成功（待查） - 工具：plot_base / plot_routes / shot_base，board_check 通孔两层都算 Co-Authored-By: Claude Opus 5 <[email protected]> Claude-Session: https://claude.ai/code/session_0168Bu6SEx3cXXCJLkdnE6zB
2026-09-10 21:02:10 +08:00
@@ -0,0 +1,92 @@
+# 手工布线作业单（13 条）
+
+布线方向约定：**底层（器件面）纵向、顶层横向**；线宽 ≥ 规则下限（信号 0.15）。
+
+## VBUS_EN（3 只脚）
+  - `R62.2`  (59.20, 14.85)  底层
+  - `U4.8`  (73.28, 19.47)  底层
+  - `U5.3`  (42.45, 21.45)  底层
+  现有铜 0.00 mm；一根都没有，整条要画
+
+## EFUSE_EN（4 只脚）
+  - `J1.A11`  (42.50, 3.45)  底层
+  - `Q1.1`  (78.55, 35.28)  底层
+  - `R14.1`  (82.33, 31.35)  底层
+  - `U2.14`  (89.25, 30.02)  底层
+  现有铜 88.19 mm；已有部分，缺的是把它们连成一片
+
+## $1N164（3 只脚）
+  - `R16.2`  (80.20, 29.35)  底层
+  - `R17.1`  (82.33, 29.35)  底层
+  - `U2.3`  (89.25, 27.02)  底层
+  现有铜 2.13 mm；已有部分，缺的是把它们连成一片
+
+## USB_DPJ（2 只脚）
+  - `J4.6`  (48.26, 19.94)  顶层
+  - `U7.3`  (49.04, 17.75)  底层
+  现有铜 0.00 mm；一根都没有，整条要画
+
+## $1N151（2 只脚）
+  - `R12.2`  (77.20, 29.35)  底层
+  - `U2.19`  (91.00, 28.27)  底层
+  现有铜 0.00 mm；一根都没有，整条要画
+
+## SCL（4 只脚）
+  - `J1.B5`  (36.50, 3.45)  顶层
+  - `R41.1`  (77.83, 25.45)  底层
+  - `U3.5`  (83.05, 14.87)  底层
+  - `U4.22`  (79.32, 16.23)  底层
+  现有铜 245.61 mm；已有部分，缺的是把它们连成一片
+
+## KEY_PWR（2 只脚）
+  - `R42.2`  (2.30, 22.85)  底层
+  - `U4.4`  (73.28, 16.88)  底层
+  现有铜 0.00 mm；一根都没有，整条要画
+
+## INT#（2 只脚）
+  - `J1.B11`  (42.50, 3.45)  顶层
+  - `U4.1`  (73.28, 14.93)  底层
+  现有铜 7.75 mm；已有部分，缺的是把它们连成一片
+
+## PRSNT#（2 只脚）
+  - `J1.A1`  (32.50, 4.00)  底层
+  - `J1.B31`  (64.50, 4.00)  顶层
+  现有铜 15.50 mm；已有部分，缺的是把它们连成一片
+
+## +3V3（14 只脚）
+  - `C13.1`  (86.38, 18.00)  底层
+  - `C40.1`  (72.30, 25.45)  底层
+  - `C69.1`  (67.30, 22.35)  底层
+  - `J1.A10`  (41.50, 3.45)  底层
+  - `J1.A9`  (40.50, 3.45)  底层
+  - `J1.B8`  (39.50, 3.45)  顶层
+  - `R13.1`  (76.33, 31.35)  底层
+  - `R15.2`  (80.20, 31.35)  底层
+  - `R18.1`  (80.83, 33.35)  底层
+  - `R40.2`  (75.70, 25.45)  底层
+  - `R41.2`  (78.70, 25.45)  底层
+  - `U3.6`  (83.05, 19.10)  底层
+  - `U4.24`  (79.32, 14.93)  底层
+  - `U6.5`  (65.30, 21.30)  底层
+  现有铜 131.15 mm；已有部分，缺的是把它们连成一片
+
+## VBUS（6 只脚）
+  - `C67.1`  (44.80, 14.85)  底层
+  - `J4.51`  (45.73, 21.00)  顶层
+  - `R64.2`  (45.70, 16.85)  底层
+  - `U5.5`  (45.15, 20.50)  底层
+  - `U5.6`  (45.15, 19.55)  底层
+  - `U7.5`  (48.09, 15.45)  底层
+  现有铜 21.65 mm；已有部分，缺的是把它们连成一片
+
+## EFUSE_FLT（3 只脚）
+  - `R13.2`  (77.20, 31.35)  底层
+  - `U2.20`  (91.00, 27.77)  底层
+  - `U4.13`  (79.32, 22.07)  底层
+  现有铜 57.31 mm；已有部分，缺的是把它们连成一片
+
+## EFUSE_PG（3 只脚）
+  - `R15.1`  (79.33, 31.35)  底层
+  - `U2.2`  (89.75, 27.02)  底层
+  - `U4.16`  (79.32, 20.12)  底层
+  现有铜 49.57 mm；已有部分，缺的是把它们连成一片