R2 底板改 4 层（D15）：规则 / 几何 / 背面摆位 / 4 层布线与铺铜，已下发

- 规则：铜层 2→4，差分 0.28/0.18，间距 0.15，过孔 0.3/0.2（rules_base） - 几何：98×98 板框 + 4×M3，槽阵居中，L1 12V 大铜 + 指头（pcb_base） - 摆位：五插槽留 L1，其余 133 件翻到 L4；背面镜像规则实测；Hub 放走廊 2、东移 2.5 mm；扇出圈 / 小件间距 1.5（去耦例外）/ 9 A 过孔阵禁区（place_base） - 叠层按用户决定改为 L1 槽面 / L2 整层 +3V3 / L3 整层 GND / L4 器件面 - 布线：D± 七对按构造布通（USB3 掉头、USB1/2 北去掉头、USB4/5 东绕、 J23 桥），+3V3 / GND / +12V 平面网每脚一孔，0.125 网格 + PathFinder 开关（route_base、remote_route.ps1）；剩 37 个网待手工补 - 铺铜：4 层重写，入口链自南向北切段 + 断面校核（pour_base）；已下发布线 / 缝合孔 / 铜面轮廓，填铜未成功（待查） - 工具：plot_base / plot_routes / shot_base，board_check 通孔两层都算 Co-Authored-By: Claude Opus 5 <[email protected]> Claude-Session: https://claude.ai/code/session_0168Bu6SEx3cXXCJLkdnE6zB
2026-09-10 21:02:10 +08:00
@@ -0,0 +1,38 @@
+# M6 手工补线作业单（按板上实际铜算，5 个网）
+
+布线方向约定：底层（器件面）纵向、顶层横向；信号线宽 0.15，过孔 0.6/0.3。
+⚠ 这些脚的出口都被**自家邻脚的引出脚 / 过孔**封死（如 `U2.15` 被 `EFUSE_EN` 的孔 (89.5,31) 卡到只剩 0.04 mm），脚本布线器四种办法（换顺序 / PathFinder / 只补线 / 过孔扇出）都到不了。交互式布线时先挪开挡路的那根引出脚或过孔再拉线。
+
+
+## VDAC（2 只脚）— R8.2 一根铜都没有
+  - `J1.A16`  (49.50, 3.45)  底层
+  - `R8.2`  (93.50, 49.85)  底层
+  现有铜 7.8 mm
+
+## $1N147（3 只脚）— U2.15 一根铜都没有
+  - `R9.2`  (77.20, 27.35)  底层
+  - `R10.1`  (79.33, 27.35)  底层
+  - `U2.15`  (89.75, 30.02)  底层
+  现有铜 2.1 mm
+
+## $1N156（2 只脚）— R11.1 U2.17 一根铜都没有
+  - `R11.1`  (82.33, 27.35)  底层
+  - `U2.17`  (91.00, 29.27)  底层
+  现有铜 0.0 mm
+
+## EFUSE_PG（3 只脚）— U2.2 一根铜都没有
+  - `R15.1`  (79.33, 31.35)  底层
+  - `U2.2`  (89.75, 27.02)  底层
+  - `U4.16`  (79.32, 20.12)  底层
+  现有铜 52.7 mm
+
+## $1N165（8 只脚）— R16.1 一根铜都没有
+  - `R16.1`  (79.33, 29.35)  底层
+  - `Rs1.2`  (87.87, 23.04)  底层
+  - `U2.6`  (87.75, 27.02)  底层
+  - `U2.5`  (88.25, 27.02)  底层
+  - `U2.4`  (88.75, 27.02)  底层
+  - `U2.8`  (87.00, 28.27)  底层
+  - `U2.7`  (87.00, 27.77)  底层
+  - `U3.10`  (85.05, 19.10)  底层
+  现有铜 23.1 mm