R2 底板改 4 层（D15）：规则 / 几何 / 背面摆位 / 4 层布线与铺铜，已下发

- 规则：铜层 2→4，差分 0.28/0.18，间距 0.15，过孔 0.3/0.2（rules_base）
- 几何：98×98 板框 + 4×M3，槽阵居中，L1 12V 大铜 + 指头（pcb_base）
- 摆位：五插槽留 L1，其余 133 件翻到 L4；背面镜像规则实测；Hub 放走廊 2、
  东移 2.5 mm；扇出圈 / 小件间距 1.5（去耦例外）/ 9 A 过孔阵禁区（place_base）
- 叠层按用户决定改为 L1 槽面 / L2 整层 +3V3 / L3 整层 GND / L4 器件面
- 布线：D± 七对按构造布通（USB3 掉头、USB1/2 北去掉头、USB4/5 东绕、
  J23 桥），+3V3 / GND / +12V 平面网每脚一孔，0.125 网格 + PathFinder
  开关（route_base、remote_route.ps1）；剩 37 个网待手工补
- 铺铜：4 层重写，入口链自南向北切段 + 断面校核（pour_base）；
  已下发布线 / 缝合孔 / 铜面轮廓，填铜未成功（待查）
- 工具：plot_base / plot_routes / shot_base，board_check 通孔两层都算

Co-Authored-By: Claude Opus 5 <[email protected]>
Claude-Session: https://claude.ai/code/session_0168Bu6SEx3cXXCJLkdnE6zB

.claude/port_audit.py

@@ -43,7 +43,13 @@ from eda import run
 TOL = 0.6
 _CACHE = json.load(io.open(os.path.join(HERE, 'eda-parts.json'), encoding='utf-8'))
 # 默认扫下板；`--board Board2` 扫载板（两块板的页表都在 eda-parts.json 里）
-if '--board' in sys.argv:
+# `--r2 BLADE` / `--r2 BASE` 扫 R2 刀片式工程（页表在 .claude/r2/r2-uuids.json）——
+# ⚠ 它只按 uuid 打开文档，不切工程：跑之前先让客户端停在 PhoneRail-R2 上。
+if '--r2' in sys.argv:
+    _b = sys.argv[sys.argv.index('--r2') + 1]
+    PAGES = json.load(io.open(os.path.join(HERE, 'r2', 'r2-uuids.json'),
+                              encoding='utf-8'))['boards'][_b]['pages']
+elif '--board' in sys.argv:
     _b = sys.argv[sys.argv.index('--board') + 1]
     PAGES = _CACHE['schematic_boards'][_b]['pages']
 else: