zouyang/phonerail
1
0
派生 0
代码 工单 合并请求 工作流 软件包 项目 发布 百科 活动

R2 底板改 4 层（D15）：规则 / 几何 / 背面摆位 / 4 层布线与铺铜，已下发

浏览代码 
- 规则：铜层 2→4，差分 0.28/0.18，间距 0.15，过孔 0.3/0.2（rules_base）
- 几何：98×98 板框 + 4×M3，槽阵居中，L1 12V 大铜 + 指头（pcb_base）
- 摆位：五插槽留 L1，其余 133 件翻到 L4；背面镜像规则实测；Hub 放走廊 2、
  东移 2.5 mm；扇出圈 / 小件间距 1.5（去耦例外）/ 9 A 过孔阵禁区（place_base）
- 叠层按用户决定改为 L1 槽面 / L2 整层 +3V3 / L3 整层 GND / L4 器件面
- 布线：D± 七对按构造布通（USB3 掉头、USB1/2 北去掉头、USB4/5 东绕、
  J23 桥），+3V3 / GND / +12V 平面网每脚一孔，0.125 网格 + PathFinder
  开关（route_base、remote_route.ps1）；剩 37 个网待手工补
- 铺铜：4 层重写，入口链自南向北切段 + 断面校核（pour_base）；
  已下发布线 / 缝合孔 / 铜面轮廓，填铜未成功（待查）
- 工具：plot_base / plot_routes / shot_base，board_check 通孔两层都算

Co-Authored-By: Claude Opus 5 <[email protected]>
Claude-Session: https://claude.ai/code/session_0168Bu6SEx3cXXCJLkdnE6zB
这个提交包含在：
zhou yang
2026-09-10 21:02:10 +08:00
共同撰写人 Claude Opus 5
父节点 18d3d69856
当前提交 efcba30a0c
共修改 280 个文件，包含 92007 行新增和 15053 行删除
下载 Patch 文件 下载 Diff 文件 展开所有文件 折叠所有文件
.claude/p5_btb.py
+23 -16
查看文件
@@ -56,14 +56,23 @@ HDR = 'c0ab04240dc64fca8d6203d15f8a8a68' # C55020601 AZ-PZ2.54-V11-2*20P
# 不是为了电流（2.8 A / 10 = 0.28 A/针），是为了**让它就近落地、
# 不必在 Inner1 上拉一条横贯全板的脊**（§25.10）
# · GND 从 33 针减到 **26 针**，20 A 回流 = 0.77 A/针，仍很宽裕
# ## 2026-09-06 第三版：74HC595 + 15 颗按键 MOS 整窝挪到载板（§26.23）
#
# 跨排针的不再是 15 条 `POGO*` + 5 条 `EDL_EN*` + `HUB_RST`（21 针），
# 而是移位链的 4 根线 `KEY_SER` / `KEY_SRCLK` / `KEY_RCLK` / `KEY_OE#`。
# 净腾 17 针，全部补成 GND（回流从 26 针加到 43 针）。
# 4 根 KEY_* 放在 **J25 北排 3~6 行**（载板 x 139~147）：595 摆在载板走廊中段
# （J31 与 J32 之间，x 110~133），从 J32 西端出线最近；下板这头 ESP32 在 (88,18)，
# U21/U22 腾出来之后 x 88~97 / y 35~55 整片是空的，四根线北上到 J25 西端没有障碍。
# `POGO*` / `EDL_EN*` / `HUB_RST` 从此是**载板内部网络**。
J24 = [
('VO1_P', 'GND'), ('VO1_P', 'GND'), ('VO1_P', 'GND'), # 1~3 -> site1(北)
('+5V', 'GND'), ('+5V', 'GND'), # 4~5 -> C701/U24(北)
('POGO1_PWR', 'POGO4_PWR'), # 6~10 北=CH1 信号
('POGO1_VUP', 'POGO4_VUP'), # 南=CH4 信号
('POGO1_VDN', 'POGO4_VDN'),
('EDL_EN1', 'EDL_EN4'),
('VBUS_EN1', 'VBUS_EN4'),
('GND', 'GND'), # 6~9 原 POGO1/POGO4/EDL_EN1/EDL_EN4，
('GND', 'GND'), # 2026-09-06 随 595 上载板腾空 -> GND
('GND', 'GND'),
('GND', 'GND'),
('VBUS_EN1', 'VBUS_EN4'), # 10
('SDA', '+5V'), ('SCL', '+5V'), # 11~12 南=U27/C704(南)
('GND', 'UP_VBUS_DET'), # 13 R722 在底层 y62.2
('GND', 'GND'), # 14
@@ -72,18 +81,16 @@ J24 = [
]
J25 = [
('+5V', '+5V'), ('+5V', '+5V'), # 1~2 北->C702/U25 南->U28/C705
('POGO2_PWR', 'VBUS_EN5'), # 3~4 南=CH5 的两个使能
('POGO2_VUP', 'EDL_EN5'), # （U28/U45 就在 x133~136）
('POGO2_VDN', 'GND'),
('EDL_EN2', 'GND'),
('VBUS_EN2', 'GND'),
('HUB_RST', 'GND'), # 8
('KEY_SER', 'VBUS_EN5'), # 3~6 北=74HC595 移位链 4 根（原 POGO2_* / EDL_EN2）
('KEY_SRCLK', 'GND'), # 南=CH5 的 VBUS 使能（原 EDL_EN5 -> GND）
('KEY_RCLK', 'GND'),
('KEY_OE#', 'GND'),
('VBUS_EN2', 'GND'), # 7
('GND', 'GND'), # 8 原 HUB_RST -> 载板内部
('GND', 'VO5_P'), ('GND', 'VO5_P'), ('GND', 'VO5_P'), # 9~11 -> site5(南)
('POGO3_PWR', 'POGO5_PWR'), # 12~14 北=CH3 南=CH5 顶针
('POGO3_VUP', 'POGO5_VUP'),
('POGO3_VDN', 'POGO5_VDN'),
('GND', 'GND'), ('GND', 'GND'), ('GND', 'GND'), # 12~14 原 POGO3_* / POGO5_* -> GND
('VO3_P', 'GND'), ('VO3_P', 'GND'), ('VO3_P', 'GND'), # 15~17 -> site3(北)
('EDL_EN3', 'GND'), ('VBUS_EN3', 'GND'), # 18~19
('GND', 'GND'), ('VBUS_EN3', 'GND'), # 18~19 原 EDL_EN3 -> GND
('+5V', '+5V'), # 20 -> C703/U26(北)
]
@@ -166,7 +173,7 @@ def plan():
(60, 698, u'⚠ 北排喂北边的站、南排喂南边的站，一路都不许跨行 —— 4A 的电源面穿不过排母的地针行（缝里只剩 0.44mm 铜）。', 10),
(60, 215, u'每路 VOn_P 用 3 针并联（4A / 3 = 1.33A 每针，母座额定 2.5A 每针），正对面 3 针地做本路回流（§15.4）。', 10),
(60, 195, u'+5V 用 10 针、分散在两颗排母的南北四处：不是为了电流（0.28A 每针），是为了就近落地，免得在 Inner1 上拉一条横贯全板的脊。', 10),
(60, 175, u'合计 54 个信号 + 26 个地（20A 回流 = 0.77A 每针）。', 10),
(60, 175, u'合计 37 个信号 + 43 个地（2026-09-06 起：74HC595 + 按键 MOS 整窝在载板，跨板只剩 KEY_SER/SRCLK/RCLK/OE# 四根，§26.23）。', 10),
(60, 155, u'对插高度 = 2.5 + 10.5 = 13.0mm（塑料对塑料定位），满足 §22.3d 的净空要求。', 10),
(60, 135, u'⚠ 下板 C2/C3 罐高必须 <= 11.5mm，且 C2~C6 压在 J24 位置上、PCB 上要挪开（§22.3f）。', 10),
]