zhou yang和Claude Opus 5
2bfe308b30
原理图/PCB 已在 EasyEDA 里做到 12 页跨页 0 漏接，固件刚完成骨架包 A1。 这次是把已有的一切一次性纳入版本控制，没有改动任何设计内容。 纳入： - 设计与需求文档、PROGRESS.md、小米8 参考原理图 PDF 与追脚脚本 - .claude/ 下的 EasyEDA 桥接工具链与几何/网表缓存（eda-parts.json、 pcb-parts.json、pcb-pads.json、p2-ch1.json 等，是重画各页的唯一事实来源） - 117 张验证截图（本项目所有方向问题都是靠人眼看截图发现的，属于证据不是垃圾） - firmware/ 的 A1 骨架与 site/ 文档站源码 .gitignore 排除：构建产物（firmware/build、host/build、sdkconfig）、 site/node_modules、__pycache__、桥接日志 _bridge.log、脚本自标的 *.stale。 .gitattributes 默认 `* -text`：现有 .py/.json 大多是 CRLF，原样存， 不让 git 重写行尾。唯一例外是 *.sh 强制 LF —— 带 \r 的 shell 脚本 bash 跑不了。 Co-Authored-By: Claude Opus 5 <[email protected]> Claude-Session: https://claude.ai/code/session_01QYuExfgyYa6DzRRcUso8M8
29 行
607 B
Plaintext
29 行
607 B
Plaintext
# ---- 构建产物 ----
|
||
firmware/build/
|
||
firmware/host/build/
|
||
firmware/sdkconfig
|
||
firmware/sdkconfig.old
|
||
firmware/managed_components/
|
||
firmware/dependencies.lock
|
||
|
||
# ---- site（VitePress 文档站）----
|
||
site/node_modules/
|
||
site/.vitepress/cache/
|
||
site/.vitepress/dist/
|
||
|
||
# ---- Python ----
|
||
__pycache__/
|
||
*.pyc
|
||
|
||
# ---- EasyEDA 桥接的运行时垃圾 ----
|
||
# _bridge.log 是桥接服务器的日志，能长到几 MB，跟工程状态无关
|
||
.claude/_bridge.log
|
||
# *.stale 是脚本自己标记的过期中间结果（见 PROGRESS.md）
|
||
*.stale
|
||
|
||
# ---- 编辑器 / 系统 ----
|
||
.vscode/
|
||
.idea/
|
||
Thumbs.db
|
||
desktop.ini
|