文件
phonerail/.claude/_esp32_pinmap.json
T
zhou yang和Claude Opus 5 2bfe308b30 初始导入:PhoneRail 五路手机直供电源板
原理图/PCB 已在 EasyEDA 里做到 12 页跨页 0 漏接,固件刚完成骨架包 A1。
这次是把已有的一切一次性纳入版本控制,没有改动任何设计内容。

纳入:
- 设计与需求文档、PROGRESS.md、小米8 参考原理图 PDF 与追脚脚本
- .claude/ 下的 EasyEDA 桥接工具链与几何/网表缓存(eda-parts.json、
  pcb-parts.json、pcb-pads.json、p2-ch1.json 等,是重画各页的唯一事实来源)
- 117 张验证截图(本项目所有方向问题都是靠人眼看截图发现的,属于证据不是垃圾)
- firmware/ 的 A1 骨架与 site/ 文档站源码

.gitignore 排除:构建产物(firmware/build、host/build、sdkconfig)、
site/node_modules、__pycache__、桥接日志 _bridge.log、脚本自标的 *.stale。

.gitattributes 默认 `* -text`:现有 .py/.json 大多是 CRLF,原样存,
不让 git 重写行尾。唯一例外是 *.sh 强制 LF —— 带 \r 的 shell 脚本 bash 跑不了。

Co-Authored-By: Claude Opus 5 <[email protected]>
Claude-Session: https://claude.ai/code/session_01QYuExfgyYa6DzRRcUso8M8
2026-09-06 18:18:14 +08:00

78 行
1.3 KiB
JSON

{
"new": {
"EFUSE_EN1": 32,
"EFUSE_EN2": 25,
"EFUSE_EN3": 6,
"EFUSE_EN4": 34,
"EFUSE_EN5": 12,
"FAN_PWM": 11,
"FAN_TACH": 9,
"IOEXP_INT#": 31,
"KEY_OE#": 23,
"KEY_RCLK": 17,
"KEY_SER": 21,
"KEY_SRCLK": 20,
"NTC1": 39,
"NTC2": 38,
"SCL": 8,
"SDA": 22,
"UP_VBUS_DET": 24,
"VBUS_EN1": 33,
"VBUS_EN2": 18,
"VBUS_EN3": 19,
"VBUS_EN4": 35,
"VBUS_EN5": 10
},
"old": {
"EFUSE_EN1": 4,
"EFUSE_EN2": 5,
"EFUSE_EN3": 6,
"EFUSE_EN4": 7,
"SCL": 8,
"KEY_SER": 9,
"KEY_SRCLK": 10,
"KEY_RCLK": 11,
"EFUSE_EN5": 12,
"VBUS_EN1": 17,
"VBUS_EN2": 18,
"VBUS_EN3": 19,
"VBUS_EN4": 20,
"VBUS_EN5": 21,
"SDA": 22,
"KEY_OE#": 23,
"FAN_PWM": 24,
"FAN_TACH": 25,
"IOEXP_INT#": 31,
"UP_VBUS_DET": 36,
"NTC2": 38,
"NTC1": 39
},
"pin2io": {
"4": "IO4",
"5": "IO5",
"6": "IO6",
"7": "IO7",
"8": "IO15",
"9": "IO16",
"10": "IO17",
"11": "IO18",
"12": "IO8",
"17": "IO9",
"18": "IO10",
"19": "IO11",
"20": "IO12",
"21": "IO13",
"22": "IO14",
"23": "IO21",
"24": "IO47",
"25": "IO48",
"31": "IO38",
"36": "IO44",
"38": "IO2",
"39": "IO1",
"32": "IO39",
"33": "IO40",
"34": "IO41",
"35": "IO42"
}
}