原理图/PCB 已在 EasyEDA 里做到 12 页跨页 0 漏接,固件刚完成骨架包 A1。 这次是把已有的一切一次性纳入版本控制,没有改动任何设计内容。 纳入: - 设计与需求文档、PROGRESS.md、小米8 参考原理图 PDF 与追脚脚本 - .claude/ 下的 EasyEDA 桥接工具链与几何/网表缓存(eda-parts.json、 pcb-parts.json、pcb-pads.json、p2-ch1.json 等,是重画各页的唯一事实来源) - 117 张验证截图(本项目所有方向问题都是靠人眼看截图发现的,属于证据不是垃圾) - firmware/ 的 A1 骨架与 site/ 文档站源码 .gitignore 排除:构建产物(firmware/build、host/build、sdkconfig)、 site/node_modules、__pycache__、桥接日志 _bridge.log、脚本自标的 *.stale。 .gitattributes 默认 `* -text`:现有 .py/.json 大多是 CRLF,原样存, 不让 git 重写行尾。唯一例外是 *.sh 强制 LF —— 带 \r 的 shell 脚本 bash 跑不了。 Co-Authored-By: Claude Opus 5 <[email protected]> Claude-Session: https://claude.ai/code/session_01QYuExfgyYa6DzRRcUso8M8
14 行
563 B
JavaScript
14 行
563 B
JavaScript
await eda.dmt_EditorControl.openDocument('9a6096762e036e23');
|
|
await new Promise(r => setTimeout(r, 1500));
|
|
const segs = [];
|
|
for (const w of await eda.sch_PrimitiveWire.getAll()) {
|
|
const l = w.getState_Line();
|
|
if (!l) continue;
|
|
for (let i = 0; i + 3 < l.length; i += 2) {
|
|
const a = [Math.round(l[i]), Math.round(l[i+1])], b = [Math.round(l[i+2]), Math.round(l[i+3])];
|
|
const inBox = p => p[0] >= 820 && p[0] <= 1000 && p[1] >= 300 && p[1] <= 700;
|
|
if (inBox(a) || inBox(b)) segs.push([a[0], a[1], b[0], b[1]]);
|
|
}
|
|
}
|
|
return {n: segs.length, segs};
|