=== [PCB2] route_dp --dump 障碍表已存：焊盘 1007 / 过孔 521 / 铜层导线 1145 === [PCB2] route_sig --push SR_CAS 3 段路径 / 18 导线 / 6 过孔 2.1s SR_CAS2 3 段路径 / 7 导线 / 2 过孔 0.1s [!!] K1_PWR 布不通：(113.48,54.06) -> (63.59,119.14) K1_PWR 2 段路径 / 2 导线 / 0 过孔 21.8s ← 有端点没连上 [!!] K1_VUP 布不通：(113.48,55.33) -> (60.09,119.14) K1_VUP 2 段路径 / 2 导线 / 0 过孔 22.0s ← 有端点没连上 [!!] K1_VDN 布不通：(113.48,56.60) -> (56.59,119.14) K1_VDN 2 段路径 / 2 导线 / 0 过孔 22.3s ← 有端点没连上 K2_PWR 3 段路径 / 12 导线 / 4 过孔 2.5s K2_VUP 3 段路径 / 13 导线 / 4 过孔 2.1s K2_VDN 3 段路径 / 12 导线 / 2 过孔 2.1s [!!] K3_PWR 布不通：(117.98,71.40) -> (206.59,119.14) K3_PWR 2 段路径 / 2 导线 / 0 过孔 22.3s ← 有端点没连上 [!!] K3_VUP 布不通：(117.98,70.13) -> (203.09,119.14) K3_VUP 2 段路径 / 2 导线 / 0 过孔 23.1s ← 有端点没连上 [!!] K3_VDN 布不通：(117.98,68.86) -> (199.59,119.14) K3_VDN 2 段路径 / 2 导线 / 0 过孔 22.2s ← 有端点没连上 [!!] K4_PWR 布不通：(49.25,16.02) -> (122.48,54.06) K4_PWR 2 段路径 / 2 导线 / 0 过孔 74.8s ← 有端点没连上 [!!] K4_VUP 布不通：(52.75,16.02) -> (122.48,55.33) K4_VUP 2 段路径 / 2 导线 / 0 过孔 68.0s ← 有端点没连上 [!!] K4_VDN 布不通：(56.25,16.02) -> (122.48,56.60) K4_VDN 2 段路径 / 2 导线 / 0 过孔 61.6s ← 有端点没连上 [!!] K5_PWR 布不通：(120.75,16.02) -> (122.48,61.68) K5_PWR 2 段路径 / 2 导线 / 0 过孔 64.8s ← 有端点没连上 [!!] K5_VUP 布不通：(124.25,16.02) -> (123.76,60.41) K5_VUP 1 段路径 / 1 导线 / 0 过孔 23.3s ← 有端点没连上 [!!] K5_VDN 布不通：(127.75,16.02) -> (122.48,59.14) K5_VDN 2 段路径 / 2 导线 / 0 过孔 64.9s ← 有端点没连上 POGO1_PWR 1 段路径 / 3 导线 / 1 过孔 0.1s POGO1_VUP 1 段路径 / 2 导线 / 1 过孔 0.1s POGO1_VDN 1 段路径 / 2 导线 / 1 过孔 0.1s POGO2_PWR 1 段路径 / 4 导线 / 1 过孔 0.1s POGO2_VUP 1 段路径 / 2 导线 / 1 过孔 0.1s POGO2_VDN 1 段路径 / 2 导线 / 1 过孔 0.1s POGO3_PWR 1 段路径 / 3 导线 / 1 过孔 0.1s POGO3_VUP 1 段路径 / 2 导线 / 1 过孔 0.1s POGO3_VDN 1 段路径 / 2 导线 / 1 过孔 0.1s POGO4_PWR 1 段路径 / 3 导线 / 1 过孔 0.1s POGO4_VUP 1 段路径 / 2 导线 / 1 过孔 0.1s POGO4_VDN 1 段路径 / 4 导线 / 1 过孔 0.1s POGO5_PWR 1 段路径 / 3 导线 / 1 过孔 0.1s POGO5_VUP 1 段路径 / 2 导线 / 1 过孔 0.1s POGO5_VDN 1 段路径 / 2 导线 / 1 过孔 0.1s SDA 2 段路径 / 8 导线 / 1 过孔 0.1s SCL 2 段路径 / 7 导线 / 2 过孔 0.4s 123 个网络 / 597 条路径 / 1314 段导线 / 236 个过孔 （737 秒） ⚠️ 15 个网络没布通：+3V3_HUB EDL_EN3 KEY_SRCLK K1_PWR K1_VUP K1_VDN K3_PWR K3_VUP K3_VDN K4_PWR K4_VUP K4_VDN K5_PWR K5_VUP K5_VDN 45° 化：直角拐点 70 -> 3（4 秒） [!!] 切不动: $22N139 (82.00, 87.80) 转向 47° [!!] 切不动: +3V3_HUB#3 (90.46, 69.98) 转向 51° [!!] 切不动: +3V3_HUB#3 (90.96, 70.37) 转向 51° 净距校核（0.20 mm）: [!!] 线-过孔 POGO2_PWR vs GND L1 净距 -0.405 段(140.48,120.75)-(139.80,121.50) [!!] 线-过孔 POGO2_VDN vs GND L1 净距 -0.405 段(138.18,121.14)-(131.70,121.10) [!!] 过孔-焊盘 KEY_OE vs U33.13(KEY_OE#) L2 净距 -0.271 段(125.10,69.20)-(125.10,69.20) [!!] 线-旧线 $22N139 vs GND L2 净距 -0.200 段(81.72,88.11)-(82.00,87.80) [!!] 线-焊盘 KEY_OE vs U21.13(KEY_OE#) L2 净距 -0.100 段(120.24,57.87)-(121.52,57.87) [!!] 线-焊盘 KEY_OE vs U33.13(KEY_OE#) L2 净距 -0.100 段(124.74,68.86)-(126.02,68.86) [!!] 线-焊盘 KEY_OE vs R609.1(KEY_OE#) L2 净距 -0.100 段(131.50,58.07)-(131.50,57.48) [!!] 线-焊盘 KEY_OE vs U22.13(KEY_OE#) L2 净距 -0.100 段(129.24,57.87)-(130.52,57.87) [!!] 线-焊盘 KEY_OE vs J32.11(KEY_OE#) L2 净距 -0.100 段(143.30,72.10)-(146.57,68.77) [!!] 过孔-焊盘 KEY_OE vs U22.13(KEY_OE#) L2 净距 -0.005 段(130.52,57.87)-(130.52,57.87) （同类重复 8 条已折叠） 路径已存 _pcb2_sig_routes.json !! 净距还有问题，不下发。 === [PCB2] reload 重载前 windowId 5799078c-8693-4808-bdce-91a40e58562f，删铺铜边框 7 已重载，新 windowId 0552b2a0-1471-4f5f-8c52-11c9e04903a9（10 s） === [PCB2] drc 全部 942 条 = 间距错误 133 + 连接性错误 694（连接性 = 还没布线，预期之内） ── 贴片焊盘 到 导线 (12) ── 1. [间距错误] 贴片焊盘 到 导线copperThickness1oz导线 (UP_DP): e9867贴片焊盘 (EDL_EN3): U21_6底层对象 1到对象 2距离为0mil，应该>= 7.9mil 2. [间距错误] 贴片焊盘 到 导线copperThickness1oz导线 (UP_DP): e9867贴片焊盘 (KEY_SRCLK): U22_11底层对象 1到对象 2距离为0mil，应该>= 7.9mil 3. [间距错误] 贴片焊盘 到 导线copperThickness1oz导线 (UP_DP): e9867贴片焊盘 (KEY_SRCLK): U21_11底层对象 1到对象 2距离为0mil，应该>= 7.9mil 4. [间距错误] 贴片焊盘 到 导线copperThickness1oz导线 (UP_DP): e9867贴片焊盘 (K5_VUP): U22_6底层对象 1到对象 2距离为0mil，应该>= 7.9mil 5. [间距错误] 贴片焊盘 到 导线copperThickness1oz导线 (UP_DM): e9872贴片焊盘 (EDL_EN3): U21_6底层对象 1到对象 2距离为0mil，应该>= 7.9mil 6. [间距错误] 贴片焊盘 到 导线copperThickness1oz导线 (UP_DM): e9872贴片焊盘 (KEY_SRCLK): U22_11底层对象 1到对象 2距离为0mil，应该>= 7.9mil 7. [间距错误] 贴片焊盘 到 导线copperThickness1oz导线 (UP_DM): e9872贴片焊盘 (KEY_SRCLK): U21_11底层对象 1到对象 2距离为0mil，应该>= 7.9mil 8. [间距错误] 贴片焊盘 到 导线copperThickness1oz导线 (UP_DM): e9872贴片焊盘 (K5_VUP): U22_6底层对象 1到对象 2距离为0mil，应该>= 7.9mil 9. [间距错误] 贴片焊盘 到 导线copperThickness1oz导线 ($24N130): e12049贴片焊盘 ($21N157): U41_1底层对象 1到对象 2距离为0mil，应该>= 7.9mil 10. [间距错误] 贴片焊盘 到 导线copperThickness1oz导线 ($24N130): e12052贴片焊盘 ($21N157): J61_1底层对象 1到对象 2距离为0mil，应该>= 7.9mil 11. [间距错误] 贴片焊盘 到 导线copperThickness1oz导线 (GND): e12075贴片焊盘 ($22N139): U42_1底层对象 1到对象 2距离为0mil，应该>= 7.9mil 12. [间距错误] 贴片焊盘 到 导线copperThickness1oz导线 (GND): e12078贴片焊盘 ($22N139): J62_1底层对象 1到对象 2距离为0mil，应该>= 7.9mil ── 导线 到 过孔 (16) ── 1. [间距错误] 导线 到 过孔copperThickness1oz导线 (VO1_P): e10036过孔 (VO4_P): e2264底层对象 1到对象 2距离为0mil，应该>= 7.9mil 2. [间距错误] 导线 到 过孔copperThickness1oz导线 (VO1_P): e10037过孔 (VO4_P): e2265底层对象 1到对象 2距离为0mil，应该>= 7.9mil 3. [间距错误] 导线 到 过孔copperThickness1oz导线 (VO1_P): e10039过孔 (GND): e2267底层对象 1到对象 2距离为0mil，应该>= 7.9mil 4. [间距错误] 导线 到 过孔copperThickness1oz导线 (VO1_P): e10041过孔 (GND): e2267底层对象 1到对象 2距离为0mil，应该>= 7.9mil 5. [间距错误] 导线 到 过孔copperThickness1oz导线 (VO1_P): e10040过孔 ($24N125): e2268底层对象 1到对象 2距离为0mil，应该>= 7.9mil 6. [间距错误] 导线 到 过孔copperThickness1oz导线 (VO2_P): e10047过孔 (+3V3_HUB): e2275底层对象 1到对象 2距离为0mil，应该>= 7.9mil 7. [间距错误] 导线 到 过孔copperThickness1oz导线 (VO2_P): e10048过孔 ($25N122): e2276底层对象 1到对象 2距离为0mil，应该>= 7.9mil 8. [间距错误] 导线 到 过孔copperThickness1oz导线 (VO3_P): e10057过孔 (K5_VUP): e2285底层对象 1到对象 2距离为0mil，应该>= 7.9mil 9. [间距错误] 导线 到 过孔copperThickness1oz导线 (VO3_P): e10058过孔 (GND): e2286底层对象 1到对象 2距离为0mil，应该>= 7.9mil 10. [间距错误] 导线 到 过孔copperThickness1oz导线 (VO3_P): e10063过孔 (GND): e2289底层对象 1到对象 2距离为0mil，应该>= 7.9mil 11. [间距错误] 导线 到 过孔copperThickness1oz导线 (VO3_P): e10062过孔 ($25N135): e2290底层对象 1到对象 2距离为0mil，应该>= 7.9mil 12. [间距错误] 导线 到 过孔copperThickness1oz导线 ($20N324): e12012过孔 (K1_PWR): e2665底层对象 1到对象 2距离为0mil，应该>= 7.9mil 13. [间距错误] 导线 到 过孔copperThickness1oz导线 ($20N324): e12011过孔 (K1_PWR): e2665顶层对象 1到对象 2距离为0mil，应该>= 7.9mil 14. [间距错误] 导线 到 过孔copperThickness1oz导线 (SDA): e12408过孔 : e2744底层对象 1到对象 2距离为6.3mil，应该>= 7.9mil 15. [间距错误] 导线 到 过孔copperThickness1oz导线 (SDA): e12407过孔 : e2744底层对象 1到对象 2距离为0mil，应该>= 7.9mil 16. [间距错误] 导线 到 过孔copperThickness1oz导线 (SDA): e12406过孔 : e2744顶层对象 1到对象 2距离为0mil，应该>= 7.9mil ── 钻孔 到 导线 (15) ── 1. [间距错误] 钻孔 到 导线copperThickness1oz导线 (VO1_P): e10036钻孔 (VO4_P): e2264底层对象 1到对象 2距离为0mil，应该>= 7.9mil 2. [间距错误] 钻孔 到 导线copperThickness1oz导线 (VO1_P): e10037钻孔 (VO4_P): e2265底层对象 1到对象 2距离为0mil，应该>= 7.9mil 3. [间距错误] 钻孔 到 导线copperThickness1oz导线 (VO1_P): e10039钻孔 (GND): e2267底层对象 1到对象 2距离为0mil，应该>= 7.9mil 4. [间距错误] 钻孔 到 导线copperThickness1oz导线 (VO1_P): e10041钻孔 (GND): e2267底层对象 1到对象 2距离为0mil，应该>= 7.9mil 5. [间距错误] 钻孔 到 导线copperThickness1oz导线 (VO1_P): e10040钻孔 ($24N125): e2268底层对象 1到对象 2距离为0mil，应该>= 7.9mil === [PCB1] outline File "D:\DCDC\.claude\pcb_place.py", line 144, in put assert des in PARTS, u'位号不存在: %s' % des ^^^^^^^^^^^^ AssertionError: 位号不存在: J2 === [PCB1] place check 去耦贴身（+3V3 脚 -> 芯片电源脚，上限见 DECAP 表）： C602 -> U20 .2 1.46 mm（上限 3.0） 摆在 (98.15, 10.57) rot 90 C601 -> U20 .2 3.31 mm（上限 8.0） 摆在 (99.65, 10.57) rot 90 C606 -> U23 .24 0.84 mm（上限 3.0） 摆在 (72.14, 52.79) rot 90 C607 -> U6 .15 1.31 mm（上限 3.0） 摆在 (79.50, 40.79) rot 0 C610 -> U7 .15 1.31 mm（上限 3.0） 摆在 (109.49, 37.49) rot 0 安排了 290 / 290 个元件 !! 2 个问题: J24 有 8 根针对错网络！前 4 条: pin11(GND)->载板pin12(POGO4_PWR) / pin12(GND)->载板pin11(POGO1_PWR) / pin13(GND)->载板pin14(POGO4_VUP) / pin14(GND)->载板pin13(POGO1_VUP) J25 有 13 根针对错网络！前 4 条: pin6(KEY_SER)->载板pin5(POGO2_PWR) / pin7(GND)->载板pin8(EDL_EN5) / pin8(KEY_SRCLK)->载板pin7(POGO2_VUP) / pin10(KEY_RCLK)->载板pin9(POGO2_VDN) === [PCB1] route_sig 拆线重布：$14N680 的一段（4 点 127.50→131.47 mm）布不回去，放弃 [!!] $14N676 布不通：(131.13,47.50) -> (129.87,45.50) 拆线重布：理想路径要压掉 5 条（连坐后 12，上限 10），放弃 [!!] $14N676 布不通：(131.13,47.50) -> (126.25,44.05) 拆线重布：$2N687 的一段（4 点 20.27→21.56 mm）布不回去，放弃 [!!] $2N680 布不通：(17.73,46.25) -> (23.43,45.50) 拆线重布：$12N866 的一段（4 点 47.97→51.92 mm）布不回去，放弃 [!!] $12N859 布不通：(49.42,46.28) -> (55.10,45.50) 拆线重布：$8N687 的一段（3 点 50.16→47.62 mm）布不回去，放弃 [!!] $8N680 布不通：(50.15,79.25) -> (44.46,80.00) … 25/34 个网络，已连 8 条，布不通 26 条，904 s 拆线重布：EFUSE_EN5 的一段（2 点 134.30→134.30 mm）布不回去，放弃 [!!] $14N680 布不通：(128.93,46.25) -> (134.63,45.50) 拆线重布：理想路径要压掉 6 条（连坐后 11，上限 10），放弃 [!!] $10N680 布不通：(138.53,79.24) -> (132.84,80.00) 拆线重布：$12N859 的一段（4 点 47.97→51.95 mm）布不回去，放弃 [!!] $12N866 布不通：(49.51,45.81) -> (53.69,47.50) 拆线重布：$14N676 的一段（2 点 130.93→131.52 mm）布不回去，放弃 [!!] $14N687 布不通：(129.03,45.79) -> (133.22,47.50) 拆线重布：$8N680 的一段（4 点 51.59→47.60 mm）布不回去，放弃 [!!] $8N676 布不通：(51.48,81.04) -> (47.96,78.00) … 30/34 个网络，已连 8 条，布不通 31 条，996 s 拆线重布：EFUSE_EN2 的一段（4 点 42.70→44.79 mm）布不回去，放弃 [!!] $8N727 布不通：(46.25,73.37) -> (42.56,74.50) 拆线重布：EFUSE_EN3 的一段（4 点 133.20→133.17 mm）布不回去，放弃 [!!] $10N727 布不通：(134.52,73.06) -> (130.94,74.50) [!!] $6N532 布不通：(77.54,41.07) -> (78.83,39.74) [!!] $6N547 布不通：(107.54,37.77) -> (108.82,36.44) … 34/34 个网络，已连 8 条，布不通 35 条，1167 s 拆线重布：试了 35 次，成 0 次；拆掉 0 条、重布回来 0 条 没成的理由：重布不回去 x17 要拆的太多 x12 拆光也不通 x6 45° 化：直角拐点 4 -> 0 本轮：11 条路径 / 134 段线 / 39 个过孔，总长 446.2 mm ---- 校核 ---- [!!] GND 布完还剩 4 个碎片（原来 4） [!!] SDA 布完还剩 4 个碎片（原来 4） [!!] SCL 布完还剩 3 个碎片（原来 3） [!!] INA_ALERT 布完还剩 3 个碎片（原来 3） [!!] +5V 布完还剩 2 个碎片（原来 2） [!!] VDAC2 布完还剩 2 个碎片（原来 2） [!!] EFUSE_PG2 布完还剩 2 个碎片（原来 2） [!!] EFUSE_FLT4 布完还剩 3 个碎片（原来 3） [!!] $8N698 布完还剩 2 个碎片（原来 2） [!!] $12N877 布完还剩 2 个碎片（原来 2） [!!] $10N698 布完还剩 2 个碎片（原来 2） [!!] $14N698 布完还剩 2 个碎片（原来 2） [!!] $10N676 布完还剩 3 个碎片（原来 3） [!!] $14N676 布完还剩 3 个碎片（原来 3） [!!] $2N680 布完还剩 2 个碎片（原来 2） 净距 0 / 钻孔 0 / 铺铜 0（**只有这三样拦下发**） | 直角 0 / 连通 26（只报告）；布不通 35 条 ✅ 铜本身没问题（净距 / 钻孔 / 铺铜 全 0）；其余是「还没布完」，不拦下发 下发：新建 134 线 / 39 孔；板上共 3118 线 / 985 孔 回读：板上 3118 线 / 985 孔；本轮 134 段里没被实测铜盖住的 **0** 条，39 个孔里找不到的 **0** 个 累计计划：4826 条路径 -> _pcb1_sig_plan_all.json ⚠️ 新过孔穿过内层平面，那里现在还没有反焊盘 —— **接着必须跑 `pcb1_pour.py --push`**，再 `drc_read.py`。 === [PCB1] pour · R315.2 走线：CH3 的 +3V3（5 个，50 mA）：同上 · R318.1 走线：CH3 的 +3V3（5 个，50 mA）：同上 · R608.1 走线：IOEXP_INT# 上拉，10 kΩ；沿 U23 西缘走 6 mm 顶层线搭到 C606.1 · U10.1 走线：CH3 的 +3V3（5 个，50 mA）：同上 · U10.6 走线：CH3 的 +3V3（5 个，50 mA）：同上 · U13.6 走线：INA226 的 VS+，陪 U13 一起挖出去（C11 就在旁边） · U9.2 走线：CH2 的 +3V3（5 个，50 mA）：沿 y≈84 走顶层到中间那块 · U9.6 走线：CH2 的 +3V3（5 个，50 mA）：沿 y≈84 走顶层到中间那块 Top $1N223 2 个焊盘：落在铜上 2 / 有意走线 0 / **没着落 0** Top $1N227 6 个焊盘：落在铜上 4 / 有意走线 2 / **没着落 0** · C1.1 走线：Q1 栅极 RC 的上端，µA 级；同 DZ1.1 · DZ1.1 走线：Q1 栅极钳位齐纳的上端，µA 级；夹在 F1.1 与 Q1.4 之间只有 3.1 mm，走细线 Top $1N236 12 个焊盘：落在铜上 11 / 有意走线 1 / **没着落 0** · U13.10 走线：Kelvin（VIN+）。§10.4：Rs6 满量程才 40 mV，取样脚单独引细线到 Rs6.1，不能从大铜面上随便找个点接 实测铺铜和计划对得上。 === [PCB1] reload {"success": true, "result": {"ok": 1}, "windowId": "0552b2a0-1471-4f5f-8c52-11c9e04903a9"} 已重载，windowId 0552b2a0-1471-4f5f-8c52-11c9e04903a9 -> 1f155639-9428-4cb5-af89-03a295528569 === [PCB1] drc 失败: {"httpError": 500, "body": "{\"success\":false,\"error\":\"Error: 指定的主题消息在对应的画布内没有相关订阅\"}"}