R2 刀片:台阶的连带影响 —— 金手指 J1 位号挪出被切区

开台阶时只查了铜/过孔/焊盘/器件,漏了丝印。补查 82 条(自由丝印 + 可见位号):
- J1 位号锚在 (26.45, 8.38)、框 x 25.74~27.16,左半截落在切掉的板材上(1.44 mm²)
  ⇒ 已挪到 (28.50, 8.378),左下对齐与居中两种口径都在舌头 27~63 内;板上已下发并读回核对。
- 丝印层的线 0 段越界。
- 封装自带的 NOT PCIe - PhoneRail blade 读不回来(PCB 文档不列封装内部图元),
  按锚点 28.50 + alignMode 默认 3(左下)推算 x 28.50~44.62,截图实测左端 ≈28.7 mm 佐证,安全。

⇒ 以后改板框(尤其切掉板材)时,检查清单必须包含丝印与位号,不能只查铜层。

Co-Authored-By: Claude Opus 5 <[email protected]>
Claude-Session: https://claude.ai/code/session_0168Bu6SEx3cXXCJLkdnE6zB
这个提交包含在:
zhou yang
2026-09-12 12:52:49 +08:00
共同撰写人 Claude Opus 5
父节点 22d9f31e9b
当前提交 cdb63fd497
共修改 2 个文件,包含 5775 行新增和 5747 行删除
+5760 -5747
查看文件
文件差异内容过多而无法显示 加载差异
+15
查看文件
@@ -3410,6 +3410,21 @@ FAN_PWM_L (10.30, 83.90, 22.50, 87.30) 盖住 J27.4 与 Q6.3
`+12V` 岛 min(y)=9.0 且 max(x)=84 ⇒ 直接误报,而它 y=9.0 的那一段其实只在舌头内。 `+12V` 岛 min(y)=9.0 且 max(x)=84 ⇒ 直接误报,而它 y=9.0 的那一段其实只在舌头内。
⇒ 改成**逐边采样**(0.25 mm 步长)判每个点。阶梯形/L 形铜面都要这么判。 ⇒ 改成**逐边采样**(0.25 mm 步长)判每个点。阶梯形/L 形铜面都要这么判。
### 40.7 ⚠ 台阶的连带影响:**丝印也要一起查**
开台阶时只查了铜 / 过孔 / 焊盘 / 器件,漏了丝印。事后补查(`pcb_PrimitiveString` +
`key=='Designator'` 的 `pcb_PrimitiveAttribute`,82 条)发现 **金手指 `J1` 的位号**
锚在 (26.45, 8.38),文字框 x 25.74~27.16 —— 左半截落在被切掉的板材上(交叠 1.44 mm²)。
已挪到 **(28.50, 8.378)**,`alignMode=3`(LEFT_BOTTOM)下框 x 28.50~29.92,
按「居中」口径算也在舌头内,两种口径都干净。丝印层的**线** 0 段越界。
⚠ 封装自带的那条 `NOT PCIe - PhoneRail blade`(`fp_edge` 画在金手指封装里,
锚点板坐标 x=28.50 / y=7.20)**读不回来** —— `pcb_PrimitiveString.getAll()` 在 PCB 文档里
不列封装内部图元。按 `alignMode` 默认 3(左下)推算 x 28.50~44.62 落在舌头内;
若是居中则 20.44~36.56 会越界。已用截图实测佐证。
⇒ **以后改板框(尤其是切掉板材)时,检查清单必须包含丝印与位号**,不能只查铜层。
### 40.6 顺带补齐:刀片外层铺铜原本整层缺失 ### 40.6 顺带补齐:刀片外层铺铜原本整层缺失
抓板发现刀片上只有 **11 块铺铜**(L2 九块 GND + L3 两个岛),而 `plan()` 计划 25 块 —— 抓板发现刀片上只有 **11 块铺铜**(L2 九块 GND + L3 两个岛),而 `plan()` 计划 25 块 ——