A5：74HC595 24 位链 + 影子寄存器单一写入点

15 路侧键 + 5 路 EDL_EN + HUB_RST 在一条 24 位链上，内存里只有一份影子，
唯一写入点是 sr595_flush()。发送顺序 U33 → U22 → U21，每字节 QH 先发。

位表是从 .claude/pcb1-parts.json 的真实焊盘网络逐脚核回来的，不是照文档抄 ——
设计文档 §17.2 那张是 09-04 的两片版，§26.18 重排后 15 路里有 12 路对不上。
顺手把 §17.2 与 §8.2 里过期的两张表都改了。

sim 侧新增按 datasheet 建模的假移位链（SRCLK 上升沿移一格、RCLK 上升沿锁存），
只看线上真实发生的边 —— 对着驱动自己的影子变量断言等于自己证明自己。
四个注错进去的 bug（字节序反、OE# 先使能、安全影子写 0、位表写成算式）全被拦住。

上电顺序按「先锁存安全值、再使能 OE#」写死：三片 MR# 接死在 +3V3，
上电时移位寄存器内容不确定，先拉低 OE# 就是把随机值放到 15 个栅极上。

Co-Authored-By: Claude Opus 5 <[email protected]>
Claude-Session: https://claude.ai/code/session_01QYuExfgyYa6DzRRcUso8M8

firmware/host/CMakeLists.txt

@@ -32,6 +32,7 @@ set(PHONERAIL_HAL_SIM_SRCS
     ${PHONERAIL_HAL_DIR}/sim/sim_hal.c
     ${PHONERAIL_HAL_DIR}/sim/hal_i2c_sim.c
     ${PHONERAIL_HAL_DIR}/sim/hal_gpio_sim.c
+    ${PHONERAIL_HAL_DIR}/sim/sim_sr595.c
     ${PHONERAIL_HAL_DIR}/sim/hal_pwm_sim.c
     ${PHONERAIL_HAL_DIR}/sim/hal_time_sim.c
 )
@@ -41,6 +42,7 @@ set(PHONERAIL_DRV_DIR ${FW_ROOT}/components/drv)
 set(PHONERAIL_DRV_SRCS
     ${PHONERAIL_DRV_DIR}/ina226.c
     ${PHONERAIL_DRV_DIR}/dac63204.c
+    ${PHONERAIL_DRV_DIR}/sr595.c
 )
 
 add_library(phonerail_core STATIC