初始导入:PhoneRail 五路手机直供电源板

原理图/PCB 已在 EasyEDA 里做到 12 页跨页 0 漏接,固件刚完成骨架包 A1。
这次是把已有的一切一次性纳入版本控制,没有改动任何设计内容。

纳入:
- 设计与需求文档、PROGRESS.md、小米8 参考原理图 PDF 与追脚脚本
- .claude/ 下的 EasyEDA 桥接工具链与几何/网表缓存(eda-parts.json、
  pcb-parts.json、pcb-pads.json、p2-ch1.json 等,是重画各页的唯一事实来源)
- 117 张验证截图(本项目所有方向问题都是靠人眼看截图发现的,属于证据不是垃圾)
- firmware/ 的 A1 骨架与 site/ 文档站源码

.gitignore 排除:构建产物(firmware/build、host/build、sdkconfig)、
site/node_modules、__pycache__、桥接日志 _bridge.log、脚本自标的 *.stale。

.gitattributes 默认 `* -text`:现有 .py/.json 大多是 CRLF,原样存,
不让 git 重写行尾。唯一例外是 *.sh 强制 LF —— 带 \r 的 shell 脚本 bash 跑不了。

Co-Authored-By: Claude Opus 5 <[email protected]>
Claude-Session: https://claude.ai/code/session_01QYuExfgyYa6DzRRcUso8M8
这个提交包含在:
zhou yang
2026-09-06 18:18:14 +08:00
共同撰写人 Claude Opus 5
当前提交 2bfe308b30
共修改 526 个文件,包含 80633 行新增和 0 行删除
+75
查看文件
@@ -0,0 +1,75 @@
{
"frame": "顶视,板左下角原点,mm",
"board_w": 67.09,
"board_h": 44.66,
"holes": {
"H1": [
54.2,
42.3
],
"H2": [
2.6,
38.2
],
"H3": [
61.9,
33.7
],
"H4": [
62.1,
29.2
],
"H5": [
2.6,
27.0
],
"H6": [
4.0,
10.8
],
"H7": [
42.6,
3.7
]
},
"contacts_up": {
"J600": [
23.77,
4.61
],
"J1401": [
48.76,
2.48
],
"TP1204": [
45.36,
5.58
],
"TP1205": [
42.57,
5.73
]
},
"contacts_down": {
"J600": [
23.77,
4.61
],
"J601": [
2.97,
6.92
],
"J602": [
5.18,
4.2
],
"J603": [
5.29,
6.66
],
"J604": [
2.73,
4.38
]
}
}