初始导入：PhoneRail 五路手机直供电源板

原理图/PCB 已在 EasyEDA 里做到 12 页跨页 0 漏接，固件刚完成骨架包 A1。
这次是把已有的一切一次性纳入版本控制，没有改动任何设计内容。

纳入：
- 设计与需求文档、PROGRESS.md、小米8 参考原理图 PDF 与追脚脚本
- .claude/ 下的 EasyEDA 桥接工具链与几何/网表缓存（eda-parts.json、
  pcb-parts.json、pcb-pads.json、p2-ch1.json 等，是重画各页的唯一事实来源）
- 117 张验证截图（本项目所有方向问题都是靠人眼看截图发现的，属于证据不是垃圾）
- firmware/ 的 A1 骨架与 site/ 文档站源码

.gitignore 排除：构建产物（firmware/build、host/build、sdkconfig）、
site/node_modules、__pycache__、桥接日志 _bridge.log、脚本自标的 *.stale。

.gitattributes 默认 `* -text`：现有 .py/.json 大多是 CRLF，原样存，
不让 git 重写行尾。唯一例外是 *.sh 强制 LF —— 带 \r 的 shell 脚本 bash 跑不了。

Co-Authored-By: Claude Opus 5 <[email protected]>
Claude-Session: https://claude.ai/code/session_01QYuExfgyYa6DzRRcUso8M8

.claude/_watch_route.py

@@ -0,0 +1,32 @@
+# -*- coding: utf-8 -*-
+u"""盯着自动布线跑完：每 45 s 采一次，进度到 100% 或连续 8 次没变化就退出。"""
+import io, json, os, sys, time
+HERE = os.path.dirname(os.path.abspath(__file__))
+sys.path.insert(0, HERE)
+from eda import run
+
+JS = u"""
+const v=(await eda.pcb_PrimitiveVia.getAll()).length;
+const l=(await eda.pcb_PrimitiveLine.getAll()).length;
+const t=(document.body.innerText||'').split('\n').map(s=>s.trim()).filter(s=>/^自动布线中/.test(s));
+return {v,l,p:t[0]||''};
+"""
+log = io.open(os.path.join(HERE, '_route_watch.log'), 'w', encoding='utf-8')
+last, same = None, 0
+for i in range(400):
+    r = run(JS, timeout=60)
+    if not r.get('success'):
+        log.write(u'%d ERR %s\n' % (i, json.dumps(r, ensure_ascii=False)[:200])); log.flush()
+        time.sleep(45); continue
+    d = r['result']
+    line = u'%s v=%d l=%d %s' % (time.strftime('%H:%M:%S'), d['v'], d['l'], d['p'])
+    log.write(line + u'\n'); log.flush()
+    key = (d['v'], d['l'], d['p'])
+    same = same + 1 if key == last else 0
+    last = key
+    if '(100%)' in d['p'] or (not d['p'] and i > 2) or same >= 8:
+        log.write(u'DONE reason=%s\n' % ('100%' if '(100%)' in d['p'] else ('no-progress-text' if not d['p'] else 'stable')))
+        log.flush(); break
+    time.sleep(45)
+log.close()
+print('watch finished')