初始导入：PhoneRail 五路手机直供电源板

原理图/PCB 已在 EasyEDA 里做到 12 页跨页 0 漏接，固件刚完成骨架包 A1。
这次是把已有的一切一次性纳入版本控制，没有改动任何设计内容。

纳入：
- 设计与需求文档、PROGRESS.md、小米8 参考原理图 PDF 与追脚脚本
- .claude/ 下的 EasyEDA 桥接工具链与几何/网表缓存（eda-parts.json、
  pcb-parts.json、pcb-pads.json、p2-ch1.json 等，是重画各页的唯一事实来源）
- 117 张验证截图（本项目所有方向问题都是靠人眼看截图发现的，属于证据不是垃圾）
- firmware/ 的 A1 骨架与 site/ 文档站源码

.gitignore 排除：构建产物（firmware/build、host/build、sdkconfig）、
site/node_modules、__pycache__、桥接日志 _bridge.log、脚本自标的 *.stale。

.gitattributes 默认 `* -text`：现有 .py/.json 大多是 CRLF，原样存，
不让 git 重写行尾。唯一例外是 *.sh 强制 LF —— 带 \r 的 shell 脚本 bash 跑不了。

Co-Authored-By: Claude Opus 5 <[email protected]>
Claude-Session: https://claude.ai/code/session_01QYuExfgyYa6DzRRcUso8M8

.claude/_tmp_probe2.js

@@ -0,0 +1,25 @@
+await eda.dmt_EditorControl.openDocument('7e9415a16a909c51');
+await new Promise(r => setTimeout(r, 1200));
+const M = 39.3701;
+const R = (x0,y0,x1,y1) => [x0*M,y0*M,'L',x1*M,y0*M,x1*M,y1*M,x0*M,y1*M];
+const Rc= (x0,y0,x1,y1) => [x0*M,y0*M,'L',x1*M,y0*M,x1*M,y1*M,x0*M,y1*M,x0*M,y0*M]; // 显式闭合
+const Rr= (x0,y0,x1,y1) => ['R',x0*M,y0*M,x1*M,y1*M,0,0];                            // R 矩形模式
+const cases = [
+  ['L15-rect',      'GND', 15, R(100,20,120,30)],
+  ['L16-rect-close','+12V',16, Rc(100,35,120,45)],
+  ['L16-Rmode',     '+12V',16, Rr(100,50,120,60)],
+  ['L1-rect',       '+12V', 1, R(100,65,120,75)],
+];
+const out = [];
+for (const [name, net, layer, src] of cases) {
+  const row = {name};
+  try {
+    const poly = await eda.pcb_MathPolygon.createComplexPolygon([src]);
+    row.poly = !!poly;
+    const pour = await eda.pcb_PrimitivePour.create(net, layer, poly, 'solid', false, name, 3, 10);
+    row.pour = !!pour;
+    if (pour) await eda.pcb_PrimitivePour.delete(pour.primitiveId);
+  } catch (e) { row.err = String(e).slice(0, 90); }
+  out.push(row);
+}
+return out;